A VDSL2 CPE AFE in 0.15µm CMOS with integrated line driver. - Giovanni Cesura; Alessandro Bosi; Francesco Rezzi; Rinaldo Castello; Jenkin Chan; SaiBun Wong; Chi Fan Yung; Ovidiu Carnu; Thomas Cho (ISSCC, 2009)

27.8 A 0.076mm2 12b 26.5mW 600MS/s 4×-interleaved subranging SAR-ΔΣ ADC with on-chip buffer in 28nm CMOS. - Alessandro Venca; Nicola Ghittori; Alessandro Bosi; Claudio Nani (ISSCC, 2016)

A 0.076 mm2 12 b 26.5 mW 600 MS/s 4-Way Interleaved Subranging SAR-ΔΣ ADC With On-Chip Buffer in 28 nm CMOS. - Alessandro Venca; Nicola Ghittori; Alessandro Bosi; Claudio Nani (IEEE J. Solid State Circuits, 2016)

A Sub-250mW 1-to-56Gb/s Continuous-Range PAM-4 42.5dB IL ADC/DAC-Based Transceiver in 7nm FinFET. - Matteo Pisati; Fernando De Bernardinis; Paolo Pascale; Claudio Nani; Marco Sosio; Enrico Pozzati; Nicola Ghittori; Federico Magni; Marco Garampazzi; Giacomino Bollati; Antonio Milani; Alberto Minuti; et al. (ISSCC, 2019)

A 5nm 60GS/s 7b 64-Way Time Interleaved Partial Loop Unrolled SAR ADC Achieving 34dB SNDR up to 32GHz. - Claudio Nani; Enrico Monaco; Nicola Ghittori; Alessandro Bosi; Domenico Albano; Claudio Asero; Nicola Codega; Alessio Di Pasquo; Ivan Fabiano; Marco Garampazzi; Fabio Giunco; Leonardo Daniel Herbas Burgos; et al. (VLSI Technology and Circuits, 2024)

A 5-nm 60-GS/s 7b 64-Way Time Interleaved Partial Loop Unrolled SAR ADC Achieving 35.2dB SNDR up to 32 GHz. - Claudio Nani; Enrico Monaco; Nicola Ghittori; Alessandro Bosi; Domenico Albano; Claudio Asero; Nicola Codega; Alessio Di Pasquo; Ivan Fabiano; Marco Garampazzi; Fabio Giunco; Leonardo Daniel Herbas Burgos; et al. (IEEE J. Solid State Circuits, 2025)