The Dynamic Trace Memorization Reuse Technique. - Amarildo T. da Costa; Felipe M. G. França; Eliseu M. Chaves Filho (IEEE PACT, 2000)

The Limits of Speculative Trace Reuse on Deeply Pipelined Processors. - Maurício L. Pilla; Amarildo T. da Costa; Felipe M. G. França; Bruce R. Childers; Mary Lou Soffa (SBAC-PAD, 2003)

Value Predictors for Reuse through Speculation on Traces. - Maurício L. Pilla; Philippe Olivier Alexandre Navaux; Bruce R. Childers; Amarildo T. da Costa; Felipe Maia Galvão França (SBAC-PAD, 2004)

A Speculative Trace Reuse Architecture with Reduced Hardware Requirements. - Maurício L. Pilla; Bruce R. Childers; Amarildo T. da Costa; Felipe M. G. França; Philippe Olivier Alexandre Navaux (SBAC-PAD, 2006)

Limits for a feasible speculative trace reuse implementation. - Maurício L. Pilla; Bruce R. Childers; Felipe Maia Galvão França; Amarildo T. da Costa; Philippe Olivier Alexandre Navaux (Int. J. High Perform. Syst. Archit., 2007)

Value Reuse Potential in ARM Architectures. - Rodrigo Costa de Moura; Giovane O. Torres; Maurício L. Pilla; Laércio Lima Pilla; Amarildo T. da Costa; Felipe Maia Galvão França (SBAC-PAD, 2016)

Decanting the Contribution of Instruction Types and Loop Structures in the Reuse of Traces. - Andrey M. Coppieters; Sheila de Oliveira; Felipe M. G. França; Maurício L. Pilla; Amarildo T. da Costa (CoRR, 2017)