A BiCMOS Tunable Shaper for Detectors of Elementary Particles. - Andrea Baschirotto; Giovanni Cesura; Francesco Rezzi; Francesco Svelto (ISCAS, 1993)

A fully digital fast convergence algorithm for nonlinearity correction in multistage ADC. - Roberto G. Massolini; Giovanni Cesura; Rinaldo Castello (IEEE Trans. Circuits Syst. II Express Briefs, 2006)

A VDSL2 CPE AFE in 0.15µm CMOS with integrated line driver. - Giovanni Cesura; Alessandro Bosi; Francesco Rezzi; Rinaldo Castello; Jenkin Chan; SaiBun Wong; Chi Fan Yung; Ovidiu Carnu; Thomas Cho (ISSCC, 2009)

A 40MHz-to-1GHz fully integrated multistandard silicon tuner in 80nm CMOS. - Jody Greenberg; Fernando De Bernardinis; Carlo Tinella; Antonio Milani; Johnny Pan; Paola Uggetti; Marco Sosio; Shaoan Dai; Sam Tang; Giovanni Cesura; Gabriele Gandolfi; Vittorio Colonna; et al. (ISSCC, 2012)

A 40-MHz-to-1-GHz Fully Integrated Multistandard Silicon Tuner in 80-nm CMOS. - Jody Greenberg; Fernando De Bernardinis; Carlo Tinella; Antonio Milani; Johnny Pan; Paola Uggetti; Marco Sosio; Shaoan Dai; Samuel Er-Shen Tang; Giovanni Cesura; Gabriele Gandolfi; Vittorio Colonna; et al. (IEEE J. Solid State Circuits, 2013)

A Sub-250mW 1-to-56Gb/s Continuous-Range PAM-4 42.5dB IL ADC/DAC-Based Transceiver in 7nm FinFET. - Matteo Pisati; Fernando De Bernardinis; Paolo Pascale; Claudio Nani; Marco Sosio; Enrico Pozzati; Nicola Ghittori; Federico Magni; Marco Garampazzi; Giacomino Bollati; Antonio Milani; Alberto Minuti; et al. (ISSCC, 2019)

A 243-mW 1.25-56-Gb/s Continuous Range PAM-4 42.5-dB IL ADC/DAC-Based Transceiver in 7-nm FinFET. - Matteo Pisati; Alberto Minuti; Giacomino Bollati; Fabio Giunco; Roberto G. Massolini; Giovanni Cesura; Fernando De Bernardinis; Paolo Pascale; Claudio Nani; Nicola Ghittori; Enrico Pozzati; Marco Sosio; et al. (IEEE J. Solid State Circuits, 2020)