Diagnosis of Failing Scan Cells through Orthogonal Response Compaction. - Brady Benware; Grzegorz Mrugalski; Artur Pogiel; Janusz Rajski; Jedrzej Solecki; Jerzy Tyszer (ETS, 2011)

Fault Diagnosis with Orthogonal Compactors in Scan-Based Designs. - Brady Benware; Grzegorz Mrugalski; Artur Pogiel; Janusz Rajski; Jedrzej Solecki; Jerzy Tyszer (J. Electron. Test., 2011)

Low power programmable PRPG with enhanced fault coverage gradient. - Jedrzej Solecki; Jerzy Tyszer; Grzegorz Mrugalski; Nilanjan Mukherjee 001; Janusz Rajski (ITC, 2012)

TestExpress - New Time-Effective Scan-Based Deterministic Test Paradigm. - Grzegorz Mrugalski; Janusz Rajski; Jedrzej Solecki; Jerzy Tyszer; Chen Wang 014 (ATS, 2015)

A deterministic BIST scheme based on EDT-compressed test patterns. - Grzegorz Mrugalski; Janusz Rajski; Lukasz Rybak 001; Jedrzej Solecki; Jerzy Tyszer (ITC, 2015)

Low-Power Programmable PRPG With Test Compression Capabilities. - Michal Filipek; Grzegorz Mrugalski; Nilanjan Mukherjee 001; Benoit Nadeau-Dostie; Janusz Rajski; Jedrzej Solecki; Jerzy Tyszer (IEEE Trans. Very Large Scale Integr. Syst., 2015)

Full-scan LBIST with capture-per-cycle hybrid test points. - Sylwester Milewski; Nilanjan Mukherjee 001; Janusz Rajski; Jedrzej Solecki; Jerzy Tyszer; Justyna Zawada (ITC, 2017)

Star-EDT: Deterministic On-Chip Scheme Using Compressed Test Patterns. - Grzegorz Mrugalski; Janusz Rajski; Lukasz Rybak 001; Jedrzej Solecki; Jerzy Tyszer (IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 2017)

Trimodal Scan-Based Test Paradigm. - Grzegorz Mrugalski; Janusz Rajski; Jedrzej Solecki; Jerzy Tyszer; Chen Wang 014 (IEEE Trans. Very Large Scale Integr. Syst., 2017)

Staggered ATPG with capture-per-cycle observation test points. - Yingdi Liu; Janusz Rajski; Sudhakar M. Reddy; Jedrzej Solecki; Jerzy Tyszer (VTS, 2018)

Test Time and Area Optimized BrST Scheme for Automotive ICs. - Nilanjan Mukherjee 001; Jerzy Tyszer; Daniel Tille; Mahendar Sapati; Yingdi Liu; Jeffrey Mayer; Sylwester Milewski; Elham K. Moghaddam; Janusz Rajski; Jedrzej Solecki (ITC, 2019)

Logic BIST With Capture-Per-Clock Hybrid Test Points. - Elham K. Moghaddam; Nilanjan Mukherjee 001; Janusz Rajski; Jedrzej Solecki; Jerzy Tyszer; Justyna Zawada (IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 2019)

Time and Area Optimized Testing of Automotive ICs. - Nilanjan Mukherjee 001; Daniel Tille; Mahendar Sapati; Yingdi Liu; Jeffrey Mayer; Sylwester Milewski; Elham K. Moghaddam; Janusz Rajski; Jedrzej Solecki; Jerzy Tyszer (IEEE Trans. Very Large Scale Integr. Syst., 2021)