Power optimizations for transport triggered SIMD processors. - Joonas Multanen; Timo Viitanen; Henry Linjamaki; Heikki Kultala; Pekka Jääskeläinen; Jarmo Takala; Lauri Koskinen; Jesse Simonsson; Heikki Berg; Kalle Raiskila; Tommi Zetterman (SAMOS, 2015)

A 5.3 pJ/op approximate TTA VLIW tailored for machine learning. - Jukka Teittinen; Markus Hiienkari; Indre Zliobaite; Jaakko Hollmén; Heikki Berg; Juha Heiskala; Timo Viitanen; Jesse Simonsson; Lauri Koskinen (Microelectron. J., 2017)

A 0.4-0.9V, 2.87pJ/cycle Near-Threshold ARM Cortex-M3 CPU with In-Situ Monitoring and Adaptive-Logic Scan. - Markus Hiienkari; Navneet Gupta; Jukka Teittinen; Jesse Simonsson; Matthew J. Turnquist; Jonas Eriksson; Risto Anttila; Ohto Myllynen; Hannu Rämäkkö; Sofia Mäkikyrö; Lauri Koskinen (COOL CHIPS, 2020)