Robust throughput boosting for low latency dynamic partial reconfiguration. - Alberto Nannarelli; Marco Re; Gian Carlo Cardarilli; Luca Di Nunzio; M. Spaziani Brunella; Rocco Fazzolari; F. Carbonari (SoCC, 2017)

V- PMP: A VLIW Packet Manipulator Processor. - Marco Spaziani Brunella; Salvatore Pontarelli; Marco Bonola; Giuseppe Bianchi 001 (EuCNC, 2018)

Foreshadow-VMM: Feasibility and Network Perspective. - Marco Spaziani Brunella; Giuseppe Bianchi 001; Sara Turco; Francesco Quaglia; Nicola Blefari-Melazzi (NetSoft, 2019)

FlowBlaze: Stateful Packet Processing in Hardware. - Salvatore Pontarelli; Roberto Bifulco; Marco Bonola; Carmelo Cascone; Marco Spaziani Brunella; Valerio Bruschi; Davide Sanvito; Giuseppe Siracusano; Antonio Capone; Michio Honda; Felipe Huici (NSDI, 2019)

hXDP: Efficient Software Packet Processing on FPGA NICs. - Marco Spaziani Brunella; Giacomo Belocchi; Marco Bonola; Salvatore Pontarelli; Giuseppe Siracusano; Giuseppe Bianchi 001; Aniello Cammarano; Alessandro Palumbo; Luca Petrucci; Roberto Bifulco (OSDI, 2020)

Faster Software Packet Processing on FPGA NICs with eBPF Program Warping. - Marco Bonola; Giacomo Belocchi; Angelo Tulumello; Marco Spaziani Brunella; Giuseppe Siracusano; Giuseppe Bianchi 001; Roberto Bifulco (USENIX ATC, 2022)

Hyperion: A Case for Unified, Self-Hosting, Zero-CPU Data-Processing Units (DPUs). - Marco Spaziani Brunella; Marco Bonola; Animesh Trivedi (CoRR, 2022)

CPU-free Computing: A Vision with a Blueprint. - Animesh Trivedi; Marco Spaziani Brunella (HotOS, 2023)