High-Speed Serial Embedded Deterministic Test for System-on-Chip Designs. - Maciej Trawka; Grzegorz Mrugalski; Nilanjan Mukherjee 001; Artur Pogiel; Janusz Rajski; Jakub Janicki; Jerzy Tyszer (ATS, 2014)

On Cyclic Scan Integrity Tests for EDT-based Compression. - Wu-Tung Cheng; Grzegorz Mrugalski; Janusz Rajski; Maciej Trawka; Jerzy Tyszer (VTS, 2019)

Scan Integrity Tests for EDT Compression. - Wu-Tung Cheng; Grzegorz Mrugalski; Janusz Rajski; Maciej Trawka; Jerzy Tyszer (IEEE Des. Test, 2020)

Autonomous Scan Patterns for Laser Voltage Imaging. - Wu-Tung Cheng; Sylwester Milewski; Grzegorz Mrugalski; Janusz Rajski; Maciej Trawka; Jerzy Tyszer (IEEE Trans. Emerg. Top. Comput., 2021)

Hardware Root of Trust for SSN-basedDFT Ecosystems. - Janusz Rajski; Maciej Trawka; Jerzy Tyszer; Bartosz Wlodarczak (ITC, 2022)

Hybrid Ring Generators for In-System Test Applications. - Janusz Rajski; Maciej Trawka; Jerzy Tyszer; Bartosz Wlodarczak (ETS, 2023)

A Lightweight True Random Number Generator for Root of Trust Applications. - Janusz Rajski; Maciej Trawka; Jerzy Tyszer; Bartosz Wlodarczak (IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 2023)

Test Data Encryption with a New Stream Cipher. - Janusz Rajski; Maciej Trawka; Jerzy Tyszer; Bartosz Wlodarczak (ITC, 2024)

H2B: Crypto Hash Functions Based on Hybrid Ring Generators. - Janusz Rajski; Maciej Trawka; Jerzy Tyszer; Bartosz Wlodarczak (IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 2024)

Identification of Failing Flip-Flops with Triangular Test Response Compaction. - Grzegorz Mrugalski; Janusz Rajski; Maciej Trawka; Jerzy Tyszer (ETS, 2025)

A Nonlinear Stream Cipher for Encryption of Test Patterns in Streaming Scan Networks. - Janusz Rajski; Maciej Trawka; Jerzy Tyszer; Bartosz Wlodarczak (IEEE Trans. Circuits Syst. I Regul. Pap., 2025)

Hybrid Ring Generators for In-System Testing. - Janusz Rajski; Maciej Trawka; Jerzy Tyszer; Bartosz Wlodarczak (J. Electron. Test., 2025)

On Near-Maximum-Length Galois Nonlinear Feedback Shift Registers. - Janusz Rajski; Maciej Trawka; Jerzy Tyszer; Bartosz Wlodarczak (IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 2025)