A single-chip 9-32 mb/s read/write channel for disk-drive applications. - Maurizio Zuffada; Roberto Alini; Paolo Colletti; Marco Demicheli; Marco Gregori; David Moloney; Salvatore Portaluri; Fabrizio Sacchi; Sadik O. Arf; Vincent Condito; Rinaldo Castello (IEEE J. Solid State Circuits, 1995)

A 200-MSample/s trellis-coded PRML read/write channel with analog adaptive equalizer and digital servo. - Roberto Alini; Giorgio Betti; Ivan Bietti; Giacomino Bollati; Francesco Brianti; Angelo Dati; Marco Demicheli; Paolo Gadducci; Stefano Marchese; Emanuele Marconetti; Valerio Pisati; Maurizio Zuffada; et al. (IEEE J. Solid State Circuits, 1997)

A 450 Mbit/s EPR4 PRML read/write channel. - Marco Demicheli; Giacomino Bollati; Paolo Gadducci; L. Affortunati; Roberto Alini; G. Betti; I. Bietti; F. Brianti; Melchiorre Bruccoleri; M. Coltella; P. Demartini; Stefano Marchese; et al. (CICC, 1999)

A 450 Mbit/s parallel read/write channel with parity check and 16-state time variant Viterbi. - Giacomino Bollati; Angelo Dati; Giorgio Betti; Ivan Bietti; Francesco Brianti; Melchiorre Bruccoleri; M. Coltella; P. Demartini; Marco Demicheli; Paolo Gadducci; Stefano Marchese; Daniele Ottini; et al. (CICC, 2000)

An eighth-order CMOS low-pass filter with 30-120 MHz tuning range and programmable boost. - Giacomino Bollati; Stefano Marchese; Marco Demicheli; Rinaldo Castello (IEEE J. Solid State Circuits, 2001)

A 11.3-ppm/°C, Two Temperature Points Trimmed Current Generator for Precise RC Oscillators. - Marko Dukic; Antonio Galimberti; Marco Demicheli; Edoardo Bonizzoni (ICECS, 2019)