Modulare Implementierung von Schaltwerken unter Berücksichtigung topologischer Randbedingungen. - Werner Grass; Matthias Mutz (GI Jahrestagung (2), 1988)

Using the HOL Prove Assistant for proving the Correctness of term Rewriting Rules reducing Terms of Sequential Behavior. - Matthias Mutz (CAV, 1991)

Verification of digital circuits based on formal semantics of a hardware description language. - Matthias Mutz (EURO-DAC, 1992)

Formale Beschreibung und automatisierte Verifikation von sequentiellem Hardwareverhalten auf der Basis von Logik höherer Ordnung. - Matthias Mutz (Shaker, 1993)

An automatically verified generalized multifunction arithmetic pipeline. - Matthias Mutz (EURO-DAC, 1994)

Automatic post-synthesis verification support for a high level synthesis step by using the HOL theorem proving system. - Matthias Mutz (CHARME, 1997)

Register Transfer Level VHDL Models without Clocks. - Matthias Mutz (DATE, 1998)

Combined Formal Post- and Presynthesis Verification in High Level Synthesis. - Thomas Lock; Michael Mendler; Matthias Mutz (FMCAD, 1998)

Formale Verifikation eines funktionalen VHDL Modells der J1850 Busarbitrierung. - Nikolaus Lange; Matthias Mutz (MBMV, 1998)

Formale Methoden bei der Spezifikation von Hardware. - Werner Grass; Thomas Kropf; Matthias Mutz (Informationstechnik Tech. Inform., 1998)

Formale Verifikation der Architekturverbesserung eines Viterbi Decoder IP Blocks. - Matthias Mutz; Sebastian Steibl (MBMV, 1999)