Ein schneller Codierungsprozessor für ein System zur echtzeitnahen Generierung des Hierarchischen Strukturcodes (HSC) mit Schnittstelle zum Erkennungssystem PANTER. - Norbert Bilau; Jürgen Schnusenberg (DAGM-Symposium, 1992)

Hardware Accelerator zur Simulation pulscodierter Neuronaler Netze. - Gerald Frank; Norbert Bilau; Georg Hartmann (DAGM-Symposium, 1995)