Topological characteristics of logic networks generated by a graph-based methodology. - Maicon Schneider Cardoso; Regis Zanandrea; Renato Souza de Souza; Joao Junior da Silva Machado; Leomar Soares da Rosa Jr.; Felipe de Souza Marques (LASCAS, 2016)

Physical design of supergate cells aiming geometrical optimizations. - Maicon Schneider Cardoso; Gustavo H. Smaniotto; Regis Zanandrea; Renato Souza de Souza; Leomar S. da Rosa; Felipe de Souza Marques (MWSCAS, 2016)

A post-processing methodology to improve the automatic design of CMOS gates at layout-level. - Gustavo H. Smaniotto; Regis Zanandrea; Maicon Schneider Cardoso; Renato Souza de Souza; Matheus T. Moreira; Felipe S. Marques 001; Leomar S. da Rosa Jr. (ICECS, 2017)

Post-processing of supergate networks aiming cell layout optimization. - Gustavo H. Smaniotto; Regis Zanandrea; Maicon Schneider Cardoso; Renato Souza de Souza; Matheus T. Moreira; Felipe S. Marques 001; Leomar S. da Rosa Jr. (ISCAS, 2017)