Diseño en VHDL de un transceptor de la interfaz de l'ınea digital E1 y su implementación en un FPGA. - Josué Aarón López-Leyva; Topacio Osuna Altamirano; Yudith Florencia Gonzalez Padilla (Res. Comput. Sci., 2012)

ℒ2-gain analysis of sliding mode controllers. - Topacio Osuna Altamirano; Yury Orlov 001 (VSS, 2014)

ℒ2-gain tuning of variable structure SISO systems of relative degree n. - Topacio Osuna Altamirano; Yury Orlov 001; Luis T. Aguilar (Int. J. Control, 2018)