Der rechnergestützte "Floor-Plan" und seine Rolle beim Entwurf höchstintegrierter Schaltungen / The role of floor-plan tools in the VLSI design process. - Utz G. Baitinger; Roland Schmid (Elektron. Rechenanlagen, 1984)

PLA based finite state machines using Johnson counters as state memories. - Rainer Amann; Bernhard Eschermann; Utz G. Baitinger (ICCD, 1988)

Processor control part synthesis using effective partitioning algorithms. - Helmut Mahler; H. Lieb; Utz G. Baitinger (Microprocess. Microprogramming, 1988)

CARLOS: an automated multilevel logic design system for CMOS semi-custom integrated circuits. - Hans-Jörg Mathony; Utz G. Baitinger (IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 1988)

Optimal state chains and state codes in finite state machines. - Rainer Amann; Utz G. Baitinger (IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 1989)

A gate-matrix oriented partitioning approach for multilevel logical networks. - Frank H. Huentemann; Utz G. Baitinger (EURO-DAC, 1990)

Eine Umgebung zur Evaluierug paralleler Logiksimulationsverfahren. - Philipp Lanchès; Utz G. Baitinger (Transputer-Anwender-Treffen, 1992)

Parallele Vorverarbeitungsschritte für die verteilte Logiksimulation. - Philipp Lanchès; Utz G. Baitinger (Transputer-Anwender-Treffen, 1992)

Parameterized VHDL Entities for the Simulation of Hybrid Circuits. - Michael Ryba; Wolfram Seibold; Utz G. Baitinger; Ulrich Thelen (CHDL, 1993)

Hardware Design - A Tools View. - Utz G. Baitinger (IFIP Congress (3), 1994)

An integrated concept for design project planning and design flow control. - Michael Ryba; Utz G. Baitinger (EURO-DAC, 1996)

CoDO - Eine Entwurfsumgebung für verteilte objektorientierte CAE-Werkzeuge. - Peter E. H. Hofmann; Utz G. Baitinger (Kommunikation in Verteilten Systemen, 1997)

TESA: Timeparallel Estimation of Switching Activity under a real delay model. - K. Kapp; Markus Bühler; D. Dallmann; Utz G. Baitinger (ICECS, 1998)

Switching Activity Analysis Using a Set Theoretical Approach. - Markus Bühler; D. Dallmann; Utz G. Baitinger (MBMV, 1998)

Efficient Switching Activity Simulation under a Real Delay Model Using a Bitparallel Approach. - Markus Bühler; Matthias Papesch; K. Kapp; Utz G. Baitinger (DATE, 1999)

Eine neue Methode zur Spezifikation von komplexen Steuerwerken unter der Randbedingung der Synthese und eines kurzen Entwurfszyklus. - Bernd Stöhr; Utz G. Baitinger (MBMV, 1999)