Diseño en VHDL de un transceptor de la interfaz de l'ınea digital E1 y su implementación en un FPGA. - Josué Aarón López-Leyva; Topacio Osuna Altamirano; Yudith Florencia Gonzalez Padilla (Res. Comput. Sci., 2012)