Utz G. Baitinger

According to our database, Utz G. Baitinger authored at least 16 papers between 1984 and 1999.

Collaborative distances:

• Dijkstra number of five.
• Erdős number of five.

1999

Eine neue Methode zur Spezifikation von komplexen Steuerwerken unter der Randbedingung der Synthese und eines kurzen Entwurfszyklus.

Bernd Stöhr, Utz G. Baitinger

Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 1999

Efficient Switching Activity Simulation under a Real Delay Model Using a Bitparallel Approach.

Markus Bühler, Matthias Papesch, K. Kapp, Utz G. Baitinger

Proceedings of the 1999 Design, 1999

1998

Switching Activity Analysis Using a Set Theoretical Approach.

Markus Bühler, D. Dallmann, Utz G. Baitinger

Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 1998

TESA: Timeparallel Estimation of Switching Activity under a real delay model.

K. Kapp, Markus Bühler, D. Dallmann, Utz G. Baitinger

Proceedings of the 5th IEEE International Conference on Electronics, Circuits and Systems, 1998

1997

CoDO - Eine Entwurfsumgebung für verteilte objektorientierte CAE-Werkzeuge.

Peter E. H. Hofmann, Utz G. Baitinger

Proceedings of the Kommunikation in Verteilten Systemen, 1997

1996

An integrated concept for design project planning and design flow control.

Michael Ryba, Utz G. Baitinger

Proceedings of the conference on European design automation, 1996

1994

Hardware Design - A Tools View.

Utz G. Baitinger

Proceedings of the Linkage and Developing Countries, Information Processing '94, Volume 3, Proceedings of the IFIP 13th World Computer Congress, Hamburg, Germany, 28 August, 1994

1993

Parameterized VHDL Entities for the Simulation of Hybrid Circuits.

Michael Ryba, Wolfram Seibold, Utz G. Baitinger, Ulrich Thelen

Proceedings of the Computer Hardware Description Languages and their Applications, Proceedings of the 11th IFIP WG10.2 International Conference on Computer Hardware Description Languages and their Applications, 1993

1992

Parallele Vorverarbeitungsschritte für die verteilte Logiksimulation.

Philipp Lanchès, Utz G. Baitinger

Proceedings of the Parallele Datenverarbeitung mit dem Transputer, 1992

Eine Umgebung zur Evaluierug paralleler Logiksimulationsverfahren.

Philipp Lanchès, Utz G. Baitinger

Proceedings of the Parallele Datenverarbeitung mit dem Transputer, 1992

1990

A gate-matrix oriented partitioning approach for multilevel logical networks.

Frank H. Huentemann, Utz G. Baitinger

Proceedings of the European Design Automation Conference, 1990

1989

Optimal state chains and state codes in finite state machines.

Rainer Amann, Utz G. Baitinger

IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 1989

1988

CARLOS: an automated multilevel logic design system for CMOS semi-custom integrated circuits.

Hans-Jörg Mathony, Utz G. Baitinger

IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 1988

Processor control part synthesis using effective partitioning algorithms.

Helmut Mahler, H. Lieb, Utz G. Baitinger

Microprocess. Microprogramming, 1988

PLA based finite state machines using Johnson counters as state memories.

Rainer Amann, Bernhard Eschermann, Utz G. Baitinger

Proceedings of the Computer Design: VLSI in Computers and Processors, 1988

1984

Der rechnergestützte "Floor-Plan" und seine Rolle beim Entwurf höchstintegrierter Schaltungen / The role of floor-plan tools in the VLSI design process.

Utz G. Baitinger, Roland Schmid

Elektron. Rechenanlagen, 1984