Jens Schönherr

According to our database1, Jens Schönherr authored at least 17 papers between 1993 and 2013.

Collaborative distances:
  • Dijkstra number2 of four.
  • Erdős number3 of five.

Timeline

Legend:

Book 
In proceedings 
Article 
PhD thesis 
Dataset
Other 

Links

On csauthors.net:

Bibliography

2013
Automated Formal Verification of Routing in Material Handling Systems.
IEEE Trans Autom. Sci. Eng., 2013

2012
Compositional verification of material handling systems.
Proceedings of 2012 IEEE 17th International Conference on Emerging Technologies & Factory Automation, 2012

On the formal verification of routing in material handling systems.
Proceedings of the 2012 IEEE International Conference on Automation Science and Engineering, 2012

2010
Abstracting from Register-Transfer to Algorithmic Level for Verification.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 2010

2009
Ein gemeinsamer Ansatz für die formale und simulative Verifikation digitaler Schaltungsdesigns.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 2009

2008
Semi-formal verification of the steady state behavior of mixed-signal circuits by SAT-based property checking.
Theor. Comput. Sci., 2008

2007
Ein Schritt zur formalen Verifikation auf der Transaktionsebene.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 2007

2005
Formal Verification of the Quasi-Static Behavior of Mixed-Signal Circuits by Property Checking.
Proceedings of the First Workshop on Formal Verification of Analog Circuits, 2005

2004
Semi-formal Verification of the quasi-static behavior of Mixed-Signal Circuits by SAT-based Property Checking.
Proceedings of the International Symposium on Leveraging Applications of Formal Methods, 2004

2000
Formale Verifikation auf höheren Entwurfsebenen mittels symbolischer Traversierung unendlicher Automaten.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Frankfurt, Germany, February 28, 2000

Induction based Equivalence Check at Register Transfer Level.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Frankfurt, Germany, February 28, 2000

Formal Verification of a Reconfigurable Microprocessor.
Proceedings of the Field-Programmable Logic and Applications, 2000

Automatic Equivalence Check of Circuit Descriptions at Clocked Algorithmic and Register Transfer Level.
Proceedings of the 2000 Design, 2000

Formal Verification for Microprocessors with Extendable Instruction Set.
Proceedings of the 12th IEEE International Conference on Application-Specific Systems, 2000

1999
Hazard Checking in Pipelined Processor Designs Using Symbolic Model Checking.
Proceedings of the 25th EUROMICRO '99 Conference, 1999

1998
Kontrollfluss-Verifikation von Algorithmen mittels Modellprüfung.
Proceedings of the Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), 1998

1993
Smooth biarc curves.
Comput. Aided Des., 1993


  Loading...